增強(qiáng)型NMOS管的工作原理

當(dāng)NMOS管的柵極與源極短接（即NMOS管的柵／源電壓VGS=O）時(shí)，源區(qū)（N+型）、襯底(P型)和漏區(qū)(N+型)形成兩個(gè)背靠背的PN結(jié)，不管NMOS管的漏／源電壓VDS的極性如何，其中總有一個(gè)PN結(jié)是反偏的，所以NMOS管源極與漏極之間的電阻主要為PN結(jié)的反偏電阻，基本無電流流過，即NMOS管的漏極電流ID為0。例如，如果NMOS管的源極S與襯底相連，并接到系統(tǒng)的最低電位，而漏極接電源正極時(shí)，漏極和襯底之間的PN結(jié)是反偏的，此時(shí)漏、源之間的電阻很大，沒有形成導(dǎo)電溝道。

若在NMOS管的柵／源之間加上止向電壓VGS（即NMOS管的柵極接高電位，源極接低電位），則柵極和P型襯底之間就形成了以柵氧（即二氧化硅）為介質(zhì)的平板電容器。在正的柵源電壓作用下，介質(zhì)中產(chǎn)生了一個(gè)垂直于硅片表面的由柵極指向P型襯底的強(qiáng)電場（由于絕緣層很薄，即使只有兒伏的柵／源電壓VGS，也可產(chǎn)生高達(dá)105~106V/cm數(shù)量級的強(qiáng)電場），這個(gè)強(qiáng)電場會(huì)排斥襯底表面的空穴而吸引電子，因此，使NMOS管柵極附近的P型襯底中的空穴被排斥，留下不能移動(dòng)的受主離子（負(fù)離子），形成了耗盡層，同時(shí)P型襯底中的少子（電子）被吸引到襯底表面，如圖1.3(a)所示。當(dāng)正的柵／源電壓達(dá)到一定數(shù)值時(shí)，這些電子在

柵極附近的P型硅表面便形成了一個(gè)N型薄層，通常把這個(gè)在P型硅表面形成的N型薄層稱為反型層，這個(gè)反型層實(shí)際上就構(gòu)成了源極和漏極間的N型導(dǎo)電溝道，如圖1.3(b)所示。

由于它是柵／源止電壓感應(yīng)產(chǎn)生的，所以也稱感生溝道。顯然，柵／源電壓VGs止得越多，則作用于半導(dǎo)體表面的電場就越強(qiáng)，吸引到P型硅表面的電子就越多，感應(yīng)溝道（反型層）將越厚，溝道電阻將越小。

感應(yīng)溝道形成后，原來被P型襯底隔開的兩個(gè)N+型區(qū)（源區(qū)和漏區(qū)）就通過感應(yīng)溝道連接在一起。因此，在正的漏／源電壓作用下，電子將從源區(qū)流向漏區(qū)，產(chǎn)生了漏極電流ID。一般把在漏源電壓作用下開始導(dǎo)電時(shí)的柵／源電壓叫做NMOS管的閾值電壓（或開啟電壓）Vth。

當(dāng)NMOS管的柵／源電壓VGS大于等于Vth時(shí)，外加較小的漏／源電壓VDS時(shí)，漏極電流ID將隨VDS上升迅速增大，此時(shí)為線性區(qū)(也可稱為三極管區(qū))，但由于溝道存在電位梯度，即NMOS管的柵極與溝道間的電位差從漏極到源極逐步增大，因此所形成的溝道厚度是不均勻的，靠近源端的溝道厚，而靠近漏端的溝道薄。

當(dāng)VDS增大到一定數(shù)值，即VGD=Vth時(shí)，靠近漏端的溝道厚度接近為o，即感應(yīng)溝道在漏端被夾斷，如圖1.3(c)所示：VDS繼續(xù)增加，將形成一夾斷區(qū)，且夾斷點(diǎn)向源極靠近，如圖1.3(d)所示。溝道被夾斷后，VDS上升時(shí)，其增加的電壓基本上加在溝道厚度為零的耗盡區(qū)上，而溝道兩端的電壓保持不變，所以ID于飽和而不再增加，此時(shí)NMOS管工作在飽和區(qū)，在模擬集成電路巾飽和區(qū)是NMOS管的主要工作區(qū)。要注意，此時(shí)溝道雖產(chǎn)生了災(zāi)斷，但由于漏極與溝道之間存在強(qiáng)電場，電子在該電場作用下被吸收到漏區(qū)而形成了從源區(qū)到漏區(qū)的電流。