cmos輸出的容忍功能特點的作用-百度論壇
信息來源：本站 日期：2017-09-13
輸出的容忍功用
如圖13. 22所示，在同一信號線上，①未運用時電源VDD連接處于OFF狀態(tài)的IC的輸出的場所；②異電源電平的輸出信號接口到附有容忍功用的接納IC的場合，在普通的CMOS IC中，會有大的正向電流從輸出向VDD的寄生二極管流過，給IC②形成損傷。具有三態(tài)形式的總線接口IC也存在輸出寄生二極管，所以難免也會遭到損傷。
關(guān)于這種狀況，曾經(jīng)有附加了如圖13.23所示的特別的輸出電路、具有輸出容忍功用的IC產(chǎn)品。曾經(jīng)在74LCX、74VCX系列等CMOS規(guī)范邏輯中的低電壓型產(chǎn)品所采用，并在規(guī)格上保證了這種輸出容忍功用。
輸入、輸出都備有異電源接口功用的IC的呈現(xiàn)，關(guān)于增大電子設(shè)備的低電壓化設(shè)計的自在度具有很大奉獻。
聯(lián)系方式：鄒先生
聯(lián)系電話：0755-83888366-8022
手機：18123972950
QQ：2880195519
聯(lián)系地址：深圳市福田區(qū)車公廟天安數(shù)碼城天吉大廈CD座5C1
關(guān)注KIA半導體工程專輯請搜微信號:“KIA半導體”或點擊本文下方圖片掃一掃進入官方微信“關(guān)注”
長按二維碼識別關(guān)注
